Mostrar el registro sencillo del ítem

dc.contributor.advisorDe la Cruz Rodriguez, Oscar Miguel
dc.contributor.authorBecerra Terán, Víctor Fernando
dc.contributor.authorLoyola Cisneros, José Luis
dc.creatorBecerra Terán, Víctor Fernando
dc.date.accessioned2020-02-17T12:53:37Z
dc.date.available2020-02-17T12:53:37Z
dc.date.issued2020
dc.identifier.urihttps://hdl.handle.net/20.500.12759/5994
dc.description.abstractLa investigación se centra en realizar el “DISEÑO E IMPLEMENTACIÓN DE UN ALGORITMO PID DISCRETO PARA AUMENTAR LOS LAZOS DE CONTROL EN CONTROLADORES LÓGICOS PROGRAMABLES”. Esta investigación intenta incrementar el número de lazos de control cuando se agoten en los Controladores Lógicos Programables a través de la implementación de un PID discreto. La discretización del controlador PID se realizó gracias a la introducción del bloque de muestreo y retención de orden cero y el uso de transformada Z. La implementación del controlador discreto se realizó en la plataforma de Siemens TIA Portal V15 mediante el lenguaje de programación SCL, usando un bloque de interrupción cíclica con tiempo de muestreo de 10ms y fue probada en tres circuitos de primer orden y uno de segundo orden. El tipo de investigación es aplicada y el diseño es pre experimental. Por último, Los tiempos de establecimiento obtenidos por los controladores PID del PLC y el propuesto fueron casi iguales con errores menores al 10%.es_PE
dc.description.abstractThe research is focused on carrying out the ““DESIGN AND IMPLEMENTATION OF A DISCRETE PID ALGORITHM TO INCREASE THE CONTROL LINKS IN PROGRAMMABLE LOGIC CONTROLLERS““. This investigation attempts to increase the number of control loops when they are exhausted in the Programmable Logic Controllers through the implementation of a discrete PID. The discretization of the PID controller was made thanks to the introduction of the zero- order sampling and retention block and the use of Z transform. For the implementation of the discrete controller, it was performed on the Siemens Tia Portal V15 platform using the SCL programming language, using a cyclic interruption block with 10ms sampling time and was tested on 3 circuits of order 1 and one of second order. The type of research is applied and the design is pre-experimental. Finally, the establishment times obtained by the PLC PID controllers and those proposed were almost equal with errors less than 10%.en_US
dc.description.uriTesises_PE
dc.formatapplication/pdfes_PE
dc.language.isospaes_PE
dc.publisherUniversidad Privada Antenor Orrego - UPAOes_PE
dc.relation.ispartofseriesT_ING.ELECT_855
dc.rightsinfo:eu-repo/semantics/openAccesses_PE
dc.rights.urihttps://creativecommons.org/licenses/by/4.0/
dc.sourceUniversidad Privada Antenor Orregoes_PE
dc.sourceRepositorio institucional - UPAOes_PE
dc.subjectAlgoritmo PIDes_PE
dc.subjectTiempo de Establecimientoes_PE
dc.subject.otherhttp://purl.org/pe-repo/ocde/ford#2.11.00
dc.titleDiseño e implementación de un algoritmo pid discreto para aumentar los lazos de control en controladores lógicos programableses_PE
dc.typeinfo:eu-repo/semantics/bachelorThesises_PE
thesis.degree.levelTítulo Profesionales_PE
thesis.degree.grantorUniversidad Privada Antenor Orrego. Facultad de Ingenieríaes_PE
thesis.degree.nameIngeniero Electrónicoes_PE
thesis.degree.disciplineIngeniería Electrónicaes_PE
dc.publisher.countryPE


Ficheros en el ítem

Thumbnail

Este ítem aparece en la(s) siguiente(s) colección(es)

Mostrar el registro sencillo del ítem

info:eu-repo/semantics/openAccess
Excepto si se señala otra cosa, la licencia del ítem se describe como info:eu-repo/semantics/openAccess